HDl4538构成的定时电路

在启动前Q(⑥脚)输出为低电平，T2(②脚)端外接电容上电压为UDD。当A(④脚)为0，CD(③脚)为1时，若B (⑤脚)从l—>负沿触发，则输出锁存置位，Q输出高电平。